Si le prix élevé de la mémoire HBM la réservera encore un temps aux solutions les plus chères, ses spécifications évoluent une nouvelle fois vers plus de performances, ce qui est une très bonne nouvelle à l’approche de générations de produits qui sauront en tirer parti.

Le JEDEC, consortium industriel qui définit les standards en matière de mémoire vive, vient de mettre à jour la documentation JESD235 en version A, qui s’intéresse plus particulièrement à la mémoire HBM (pour High Bandwidth Memory). Un type de mémoire un peu particulier, qui permet d’exploiter de manière très efficace plusieurs puces mémoire empilées les unes sur les autres (on parle alors de mémoire “3D” ou “Stacked”), et que le grand public a pu découvrir avec l’arrivée des cartes graphiques AMD Radeon Fury.

Pour rappel, ces cartes graphiques bénéficient au niveau de la VRAM de 4 Go d’une mémoire HBM qui, bien que cadencée à “seulement” 512 MHz, permet d’atteindre une bande passante mémoire de l’ordre de 477 Gio/s grâce à l’utilisation d’un énorme bus 4096 bit, là où la Radeon R9 390X doit par exemple se contenter d’une bande passante de 358 Gio/s (8 Go de GDDR5 à 1500 MHz sur bus 512 bit). D'autre part, cette technologie autorise des gains de place substantiels sur le PCB des cartes, cette mémoire pouvant être intégrée directement dans le package du GPU, comme c’est le cas sur la puce Fiji d’AMD.

Toujours plus de bande passante

Dès lors, et comme c’est annoncé depuis plusieurs années déjà dans les roadmaps d’AMD comme dans celles de Nvidia, il semble acquis que la mémoire HBM sera au coeur de la prochaine génération de cartes graphiques, celles qui bénéficieront de GPU gravés en 14/16 nm FinFET et qui sont attendues cette année. Mais attention, il faut bien être conscient d’une chose, la mémoire HBM coûte cher et son implémentation ne peut - pour l’heure - être envisagée que sur des produits haut-de-gamme. Sauf surprise, les prochaines Radeon et GeForce d’entrée et de milieu de gamme devront donc continuer à se contenter de GDDR5. Mais pour celles qui auront droit à la mémoire HBM, la mise à jour de ce standard par le JEDEC est intéressante.

On y trouve ainsi des spécifications améliorant les possibilités de ces puces, pour supporter une quantité de mémoire jusqu’à 8 Go par module, à une vitesse de 256 Go/s, et au travers d’un bus 1024 bit, ce qui est obtenu en exploitant jusqu’à 8 canaux indépendants sur chaque étage de mémoire. Ce standard supporte en effet 2, 4 ou 8 TSV haute-performance (il s’agit pour faire simple des liens entre les puces à l’intérieur d’un même ensemble), et prévoit une flexibilité pour coller aux besoins en capacité des différentes intégrations possibles, allant de 1 à 8 Go par module. Des améliorations sont aussi apportées pour optimiser la bande passante disponible, tandis que de nouvelles alertes peuvent être gérées au niveau des contrôleurs pour modifier le comportement du système si la mémoire dépasse en température un certain seuil prédéfini.

Pour les GPU, mais pas que ?

Reste maintenant à voir ce que AMD et Nvidia proposeront en matière de mémoire sur leurs futures cartes graphiques haut-de-gamme bénéficiant des architectures Polaris et Pascal, et dans quelles mesures la mémoire HBM 2.0, à laquelle ces fabricants ont souvent fait référence, s’inspirera de ces nouvelles spécifications pour installer de nouveaux standards de performances.

A noter que l’on prête également à AMD l’intention de tirer profit des bienfaits de la HBM en dehors du seul monde des cartes graphiques, certains imaginant la marque intégrer de la mémoire HBM au niveau du cache de certains de ses futurs processeurs Zen, quand d’autres indiquent - à raison - que les futurs APU de la marque seraient bien heureux de pouvoir compter sur une telle mémoire pour décupler leurs performances, notamment graphiques…